专利名称：用于减少采样电路时序不匹配的装置和方法专利类型：发明专利发明人：L·A·辛格,S·德瓦拉简申请号：CN201410081559.1申请日：20140307公开号：CN104038219A公开日：20140910
摘要：一种用于在具有多个通道的交错采样电路中采样的示范性装置、系统和方法。在实施方案中，输入时钟用以使采样时钟从第一电压电平到第二电压电平的过渡相对于彼此同步。所述采样时钟被输入到采样电路。当输入时钟从第一时钟状态过渡到第二时钟状态时，所述输入时钟接通共用开关，共用开关通过公共路径把每个采样时钟拉到所述第二电压电平。每个采样时钟从所述第一电压电平过渡到第二电压电平触发了在所述通道中的一个通道上进行采样。所述第一电压电平可被提升以在所述采样电路中将开关驱动为接通。通过所述共用开关和公共路径使所述输出的过渡同步减少了控制所述通道的所述采样时钟之间的时序不匹配。
申请人：美国亚德诺半导体公司
地址：美国马萨诸塞州
国籍：US
代理机构：中国国际贸易促进委员会专利商标事务所
代理人：金晓
更多信息请下载全文后查看
因篇幅问题不能全部显示，请点此查看更多更全内容