目录
第一章 Silvaco TCAD软件的基本知识与使用 .......................................................................................... 2
1.1 Silvaco TCAD软件的基本知识 ...................................................................................................... 2 1.2 Silvaco TCAD软件的使用 .............................................................................................................. 2 1.3 Silvaco TCAD软件的主要组件 ...................................................................................................... 3 第二章 NMOS基本结构、工艺流程及工作原理 ..................................................................................... 4
2.1 NMOS的基本结构 .......................................................................................................................... 4 2.2 NMOS的工艺流程 .......................................................................................................................... 4 2.3 NMOS的工作原理 .......................................................................................................................... 5 第三章 NMOS工艺、器件仿真流程 ...................................................................................................... 7
3.1 工艺仿真流程 .................................................................................................................................. 7 3.2 参数不同时工艺和器件结果分析 .................................................................................................. 7 第四章 实训总结 ......................................................................................................................................... 11 参考文献： ................................................................................................................................................... 12 附录：原程序 ............................................................................................................................................... 13
1
集成电路工艺项目实训报告
第一章 Silvaco TCAD软件的基本知识与使用
1.1 Silvaco TCAD软件的基本知识
TCAD就是Technology Computer Aided Design，指半导体工艺模拟以及器件模拟工具，世界上商用的TGAD工具有Silvaco公司的Athena和Atlas，Synopsys公司的TSupprem和Medici以及ISE公司（已经被Synopsys公司收购)的Dios和Dessis。Synopsys公司最新发布的TCAD工具命名为Sentaurus。
Silvaco名称是由三部分组成的，即“Sil”，“va”和“co”，从字面上不难理解到时“硅”，“谷”和“公司”英文单词的前几个字母的组合。Silvaco的中文名称叫矽谷科技公司。
来自美国的矽谷科技公司经过20多年来的成长与发展，现已成为众多领域卓有建树的EDA公司，包括TCAD工艺和器件模拟、Spice参数提取、高速精确电路仿真、全定制IC设计与验证等。Silvaco拥有包括芯片厂、晶圆厂、IC设计企业、IC材料业者、ASIC业者、大学和研究中心等在内的庞大的国内外客户群。现今，Silvaco已在全球设立了12间分公司以提供更好的客户服务和合作机会。
Silvaco是现今市场上唯一能够提供给Foundry最完整的解决方案和IC软件厂商。提供TCAD，Modelling以及EDA前端和后端的支持，也能提供完整的Analog DesignFlow给IC设计业者。产品SmartSpice是当今公认的模拟软件的黄金标准，因为支持多集成CPU 的SmartSpice的仿真速度比起同类型软件更好，它是国外模拟设计师的最爱：SmartSpice的收敛性也被公认为仿真器最好的。
1.2 Silvaco TCAD软件的使用
Silvaco TCAD用来模拟半导体器件电学性能，进行半导体工艺流程仿真，还可以与其它EDA工具组合起来使用(比如spice)，进行系统级电学模拟。
SivacoTCAD为图形用户界面，直接从界面选择输入程序语句，非常易于操作。 其例子教程直接调用装载并运行，是例子库最丰富的TCAD软件之一。
SilvacoTCAD平台包括：工艺仿真(ATHENA) 器件仿真(ATLAS) 快速器件仿真(Mercury)
2
集成电路工艺项目实训报告
1.3 Silvaco TCAD软件的主要组件
(1).DeckBuild
(2).TonyPlot可视化工具 (3).ATHENA (4).ATLAS
(5).DevEdit2D/3D结构和Mesh编辑器 (6).掩膜输出编辑器
3
集成电路工艺项目实训报告
第二章 NMOS基本结构、工艺流程及工作原理
2.1 NMOS的基本结构
NMOS（Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体）。 在一块掺杂浓度较低的P型硅衬底（提供大量可以动空穴）上，制作两个高掺杂浓度的N+区(N+区域中有大量为电流流动提供自由电子的电子源)，并用金属铝引出两个电极，分别作漏极D和源极S。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层，在漏——源极间的绝缘层上再装上一个铝电极（通常是多晶硅）,作为栅极G。在衬底上也引出一个电极B，这就构成了一个N沟道增强型MOS管。MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。它的栅极与其它电极间是绝缘的。
NMOS集成电路是N沟道MOS电路，NMOS集成电路的输入阻抗很高，基本上不需要吸收电流，因此，CMOS与NMOS集成电路连接时不必考虑电流的负载问题。NMOS集成电路大多采用单组正电源供电，并且以5V为多。CMOS集成电路只要选用与NMOS集成电路相同的电源，就可与NMOS集成电路直接连接。不过，从NMOS到CMOS直接连接时，由于NMOS输出的高电平低于CMOS集成电路的输入高电平，因而需要使用一个（电位）上拉电阻R，R的取值一般选用2～100KΩ。
2.2 NMOS的工艺流程
a.衬底硅氧化：在衬底表面产生一层相对较厚的SiO2有选择地刻蚀氧化区，暴露出将来用来生成MOS晶体管的硅表面；
b.用一高质量的氧化物薄膜覆盖在Si表面，这层氧化物最终将形成MOS晶体管的栅极氧化物；
c.在薄氧化层顶部淀积一层多晶硅。多晶硅可以用做MOS晶体管的栅电极材料，也可以用做硅集成电路中的互连线；
d.成型和刻蚀多晶硅层，形成互连线和MOS管的栅极，刻蚀未覆盖多晶硅的那层薄栅极氧化物，裸露出硅表层，这样就可以在其上面形成源区和漏区了；
e.通过扩散或离子注入的方式，整个硅表层就会被高浓度的杂质所掺杂，形成源区和漏区；
f.用一层SiO2绝缘层覆盖整个表面对绝缘的氧化层成型得到源极和漏极的接触孔，表层蒸发覆盖一层铝，形成互连线，将金属层成型并刻蚀，其表层形成MOS管的互连。
4
集成电路工艺项目实训报告
2.3 NMOS的工作原理
（1）vGS对iD及沟道的控制作用 ① vGS=0 的情况
增强型MOS管的漏极d和源极s之间有两个背靠背的PN结。当栅——源电压vGS=0时，即使加上漏——源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏——源极间没有导电沟道，所以这时漏极电流iD≈0。
② vGS>0 的情况
若vGS>0，则栅极和衬底之间的SiO2绝缘层中便产生一个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。
排斥空穴：使栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。吸引电子：将 P型衬底中的电子（少子）被吸引到衬底表面。
（2）导电沟道的形成
当vGS数值较小，吸引电子的能力不强时，漏—源极之间仍无导电沟道出现，。vGS增加时，吸引到P衬底表面层的电子就增多，当vGS达到某一数值时，这些电子在栅极附近的P衬底表面便形成一个N型薄层，且与两个N+区相连通，在漏——源极间形成N型导电沟道，其导电类型与P衬底相反，故又称为反型层，如图1(c)所示。vGS越大，作用于半导体表面的电场就越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。
开始形成沟道时的栅——源极电压称为开启电压，用VT表示。
上面讨论的N沟道MOS管在vGS 当vGS>VT且为一确定值时，漏——源电压vDS对导电沟道及电流iD的影响与结型场效应管相似。 漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等，靠近源极一端的电压最大，这里沟道最厚，而漏极一端电压最小，其值为VGD=vGS－vDS，因而这里沟道最薄。但当vDS较小（vDS 集成电路工艺项目实训报告 要vGS一定，沟道电阻几乎也是一定的，所以iD随vDS近似呈线性变化。 随着vDS的增大，靠近漏极的沟道越来越薄，当vDS增加到使VGD=vGS－vDS=VT(或vDS=vGS－VT)时，沟道在漏极一端出现预夹断，如图2(b)所示。再继续增大vDS，夹断点将向源极方向移动，如图2(c)所示。由于vDS的增加部分几乎全部降落在夹断区，故iD几乎不随vDS增大而增加，管子进入饱和区，iD几乎仅由vGS决定。 6 集成电路工艺项目实训报告 第三章 NMOS工艺、器件仿真流程 3.1 工艺仿真流程 （1）创建一个初始结构 （2）定义初始衬底参数 （3）运行ATHENA （4）工艺步骤 （5）抽取特性 （6）结构操作 （7）Tonyplot显示 3.2 参数不同时工艺和器件结果分析 1.分析不同阱浓度时方块电阻、结深等的变化 阱的浓度分别为8e10cm-2、8e12cm-2、8e14cm-2 #p-well implant implant boron dose=8e12 energy=100 pears 2.改变阱浓度所得器件结构及曲线 3.21图 改变阱浓度所得器件结构及曲线 参数 条件 器件剖面图 栅极特性曲线 输出I—V特性 8e10cm-2 8e12cm-2 7 集成电路工艺项目实训报告 8e14cm-2 提取的参数 参数 结深Xj/N++区方 1dd区方 沟道表面浓条件 （um） 块电阻 块电阻 度 Vth 8e10cm-2 0.470241 28.6844 1694.31 2.35675e18 0.338091 8e12cm-2 0.175358 28.8851 2161.12 3.96014e18 0.594262 8e14cm-2 0.091029 29.8586 10656 3.22 表 提取的参数 根据图表3.21 、3.22得，当阱浓度增加时结深而越来越小，N++区方块电阻缓慢增加，LDD区方块电阻快速增加，沟道表面浓度先增加后减小，阈值电压增加。8e10cm-2到8e12cm-2栅极特性曲线，I---V特性曲线变化不大，缓慢增加，而增加到8e14cm-2是变化很大。 3.改变栅氧化层厚度对阈值电压的影响 #gate oxide grown here:- diffus time=11 temp=925 dryo2 press=1.00 hcl=3 Time分别改为6 11 12 提取参数 参数 条件 time 结深Xj/N++区方1dd区方 沟道表面浓（um） 块电阻 块电阻 度 1.94421e18 2.85095 Vth 6 0.181405 29.3166 2044.89 3.96374e16 0.390134 11 0.175358 28.8851 2161.12 3.96014e16 0.594262 12 0.174259 28.7879 2175.06 3.98136e16 0.630866 3.31 表 提取参数 8 集成电路工艺项目实训报告 3.32 图 改变源/漏浓度所得的器件结构及曲线 参数 条件 器件剖面图 栅极特性曲线 输出的I-V特性 Time6 Time11 Time12 根据图表3.31、3.32得：结深、1dd区方块电阻、Vth、沟道表面浓度都随着时间的增加而缓慢增加，而N++去方块电阻随时间的增加而减小。栅极特性曲线、I---V特性曲线随时间增加变化不大。 4、改变调整阈值电压的注入浓度的影响 #vt adjust implant （ implant boron dose=9.5e11 energy=10 pearson 阈值电压调整的注入剂量分别为 9.5e9 9.5e11 9.5e13 9 集成电路工艺项目实训报告 3.41 图 改变阈值电压调整注入浓度所得的器件结构及曲线 参数 条件 器件剖面图 栅极特性曲线 输出的I-V特性 9.5e9 9.5e11 9.5e13 3.42 表 提取参数 参数 条件 time 9.5e9 9.5e11 9.5e13 结深 N++区方1dd区方 沟道表面浓块电阻 度 Xj/（um） 块电阻 Vth 0.091052 29.8542 10258.3 1.9108e18 2.82003 0.091029 29.8586 10656 1.94421e18 2.85095 0.089097 30.3583 1.20e11 6.44417e18 4.69053 根据图表3.41、3.42得当阈值电压调整的注入剂量为9e13是输出I---V特性曲线失真，不起作用；同时，提取的参数变化太大，所以也不起作用。结深随阈值电压调整的注入剂量的增加而减小，N++区方块电阻、ldd区方块电阻、沟道表面浓度、阈值电压随阈值电压调整的注入剂量的增加而增加。 10 集成电路工艺项目实训报告 第四章 实训总结 在这次的实训中，学到了一种新的仿真软件，通过老师给我们的SilvacoTCAD软件和SilvacoTCAD_WIN版学习资料，进行了预习，对SilvacoTCAD的基本操作流程有了一定的了解，并最后自己动手完成后知道怎样画mos版图， 本次实训最大的收获是掌握了NMOS晶体管的基本工艺流程，要利用软件对其进行仿真，首先要做的是工艺仿真，然后是器件仿真，最后修改工艺参数，看看有哪些变量对实验结果影响比较大。 在实训中也遇到许多困难，特别刚拿到资料时对这个软件很陌生，完全不知道该如何下手。实训过程中抽取的参数怎么也提不出来，同学之家然后就互相讨论互相研究，一起熟悉原程序并且掌握它的要领，最后终于改出来了，得到了数据以及图形，做出来的感觉甚是欢喜。 这次的实训不仅让我学到了知识，还懂得了做事不能马虎，特别是在做实验仿真这块，心急吃不了热豆腐，只有一丝不苟，认真了解规则并且亲手操作，才能领悟到实验的乐趣以及得到成功的喜悦。同学之间团结合作，共同探讨，也是一种有效的学习方法。 总之，这次的实训我学会了好多。 11 集成电路工艺项目实训报告 参考文献： 1.SilvacoTCAD_WIN版学习资料 2.（http://wenku.baidu.com/link?） 3.南通大学实验报告册 4.半导体仿真工具 Silvaco TCAD 学习资料 12 集成电路工艺项目实训报告 附录：原程序 go athena # 启动仿真器 # # 定义网格 line x loc=0.0 spac=0.1 line x loc=0.2 spac=0.006 line x loc=0.4 spac=0.006 line x loc=0.6 spac=0.01 # line y loc=0.0 spac=0.002 line y loc=0.2 spac=0.005 line y loc=0.5 spac=0.05 line y loc=0.8 spac=0.15 # init orientation=100 c.phos=1e14 space.mul=2 # 衬低初始化 #pwell formation including masking off of the nwell # diffus time=30 temp=1000 dryo2 press=1.00 hcl=3 # etch oxide thick=0.02 # #P-well Implant # implant boron dose=8e12 energy=100 pears # 定义离子注入阱浓度 # diffus temp=950 time=100 weto2 hcl=3 # 扩散 气流变化 # 13 集成电路工艺项目实训报告 #N-well implant not shown - # # welldrive starts here diffus time=50 temp=1000 t.rate=4.000 dryo2 press=0.10 hcl=3 #扩散 改变温度 # diffus time=220 temp=1200 nitro press=1 #扩散 改变温度 # diffus time=90 temp=1200 t.rate=-4.444 nitro press=1 #扩散 改变温度 # etch oxide all # #sacrificial \"cleaning\" oxide diffus time=20 temp=1000 dryo2 press=1 hcl=3 #扩散 氧化 # etch oxide all # #gate oxide grown here:- diffus time=11 temp=925 dryo2 press=1.00 hcl=3 #扩散 氧化 # # Extract a design parameter extract name=\"gateox\" thickness oxide mat.occno=1 x.val=0.05 # #vt adjust implant 14 集成电路工艺项目实训报告 implant boron dose=9.5e11 energy=10 pearson # 定义离子注入阱浓度 # depo poly thick=0.2 divi=10 #淀积聚乙烯0.2um 纵向10个网格 # #from now on the situation is 2-D # etch poly left p1.x=0.35 # method fermi compress diffuse time=3 temp=900 weto2 press=1.0 # implant phosphor dose=3.0e13 energy=20 pearson ## depo oxide thick=0.120 divisions=8 #0.120um 纵向8个网格 # etch oxide dry thick=0.120 # #0.120um # implant arsenic dose=5.0e15 energy=50 pearson # method fermi compress diffuse time=1 temp=900 nitro press=1.0 15 离子注入 淀积二氧化硅淀积二氧化硅集成电路工艺项目实训报告 # # pattern s/d contact metal etch oxide left p1.x=0.2 # 刻蚀 deposit alumin thick=0.03 divi=2 # 淀积铝 0.03um 2个网格 etch alumin right p1.x=0.18 # Extract design parameters # extract final S/D Xj extract name=\"nxj\" xj silicon mat.occno=1 x.val=0.1 junc.occno=1 #抽取仿真结果 结深 # extract the N++ regions sheet resistance extract name=\"n++ sheet rho\" sheet.res material=\"Silicon\" mat.occno=1 x.val=0.05 region.occno=1 # 抽取仿真结果 方块电阻 # extract the sheet rho under the spacer, of the LDD region extract name=\"ldd sheet rho\" sheet.res material=\"Silicon\" \\ mat.occno=1 x.val=0.3 region.occno=1 # 抽取仿真结果 ldd区方块电阻 # extract the surface conc under the channel. extract name=\"chan surf conc\" surf.conc impurity=\"Net Doping\" \\ material=\"Silicon\" mat.occno=1 x.val=0.45 #抽取仿真结果 沟道表面浓度 16 集成电路工艺项目实训报告 # extract a curve of conductance versus bias. extract start material=\"Polysilicon\" mat.occno=1 \\ bias=0.0 bias.step=0.2 bias.stop=2 x.val=0.45 #抽取仿真结果 多晶硅浓度 extract done name=\"sheet cond v bias\" \\ curve(bias,1dn.conduct region.occno=1)\\ outfile=\"extract.dat\" # extract the long chan Vt extract name=\"n1dvt\" 1dvt ntype vb=0.0 qss=1e10 x.val=0.49 #抽取仿真结果 长沟阈值电压1dvt structure mirror right # 对结构做镜像 electrode name=gate x=0.5 y=0.1 # 定义电极名称和位置 栅 electrode name=source x=0.1 # 定义电极名称和位置 源 electrode name=drain x=0.9 # 定义电极名称和位置 漏 electrode name=substrate backside # 基板的背面 structure outfile=mos0.str # 保存结构到文件 # plot the structure tonyplot mos0.str # 显示当前结构 ############# Vt Test : Returns Vt, Beta and Theta ################ go atlas material=\"Silicon\" mat.occno=1 17 集成电路工艺项目实训报告 # set material models models cvt srh print # cvt 迁移模型 srh 复合模型 contact name=gate n.poly # 栅电压 interface qf=3e12 method gummel newton # 基本的漂移-扩散计算 solve init # 所有电极电压加0v # Bias the drain solve vdrain=0.1 # Ramp the gate log outf=mos0ex01_1.log master solve vgate=0 vstep=0.25 vfinal=3.0 name=gate #栅电压范围0-3v每步0.25 save outf=mos0ex01_1.str #保存 # plot results tonyplot mos0ex01_1.log # 显示当前结构 # extract device parameters Extract (xintercept(maxslope(curve(abs(v.\"gate\"),abs(i.\"drain\")))) \\ - abs(ave(v.\"drain\"))/2.0) # 抽取仿真结果 阈值电压 extract name=\"nbeta\" slope(maxslope(curve(abs(v.\"gate\"),abs(i.\"drain\")))) \\ # 抽取仿真结果 * (1.0/abs(ave(v.\"drain\"))) extract name=\"ntheta\" ((max(abs(v.\"drain\")) * name=\"nvt\" # 漏电压为0.1v $\"nbeta\")/max(abs(i.\"drain\"))) \\ - (1.0 / (max(abs(v.\"gate\")) - ($\"nvt\"))) 18 集成电路工艺项目实训报告 # 抽取仿真结果 go atlas # set material models models cvt srh print # cvt 迁移模型 srh 复合模型 contact name=gate n.poly # 栅电压 interface qf=3e12 method gummel newton # 能量平衡计算 #set gate biases with Vds=0.0 solve init # 所有电极电压为0v solve vgate=1.1 outf=solve_tmp1 # 栅电压为1.1v solve vgate=2.2 outf=solve_tmp2 # 栅电压为2.2v solve vgate=3.3 outf=solve_tmp3 # 栅电压为3.3v #load in temporary files and ramp Vds load infile=solve_tmp1 log outf=mos0ex01_1.log # 得到的端电压电流保存到文件 solve name=drain vdrain=0 vfinal=3.3 vstep=0.3 # 漏电压范围0-3.3v每步0.3v load infile=solve_tmp2 log outf=mos0ex01_2.log solve name=drain vdrain=0 vfinal=3.3 vstep=0.3 # 漏电压范围0-3.3v每步0.3v load infile=solve_tmp3 log outf=mos0ex01_3.log # 得到的端电压电流 19 集成电路工艺项目实训报告 保存到文件 solve name=drain vdrain=0 vfinal=3.3 vstep=0.3 # 漏电压范围0-3.3v每步0.3v # extract max current and saturation slope extract name=\"nidsmax\" max(i.\"drain\") extract name=\"sat_slope\" slope(minslope(curve(v.\"drain\ tonyplot -overlay -st mos0ex01_1.log mos0ex01_2.log mos0ex01_3.log Quit # 退出仿真器 20 因篇幅问题不能全部显示，请点此查看更多更全内容