基于TMS320C6415的飞控计算机接口模块设计

第２４卷第６期　计算机技术与发展　Ｃ０ＭＰＵＴＥＲ　Ｉ＇ＥＣＨＮＯＬＯＧＹ　ＡＮＤ　ＤＥＶＥＬＯＰＭＥＮＴ　Ｖｏ１．２４　Ｎｏ．６　２０１４年６月　Ｊｕｎｅ　２０１４　基于ＴＭＳ３２０Ｃ６４１５的飞控计算机接口模块设计　董妍，杨菊平　（中航工业西安航空计算技术研究所，陕西西安７１０１１９）　摘要：文中以ＤＳＰ　ＴＭＳ３２０Ｃ６４１５为核心处理器，设计并实现了飞控计算机接口模块。该模块采用ＪＴＡＧ接口进行ＤＳＰ　芯片内部测试，扩展了存储器，使用ＦＰＧＡ芯片对模块内的资源进行逻辑控制，可以满足飞控计算机中的模拟量处理、离散　量处理以及ＲＳ４２２串行接口通讯。飞控计算机接口模块被应用于多个项目中，实践证明，该模块能够正确、快速地实现其　接口信号处理功能。文中不仅对接口模块硬件资源选择、工作原理的关键问题进行了评述，而且对ＤＳＰ的软件流程和工　作方式进行了描述。　关键词：飞控计算机；数字信号处理；ＦＰＧＡ　中图分类号：ＴＰ３９　文献标识码：Ａ　文章编号：１６７３－６２９Ｘ（２０１４）０６－００５９－０４　ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１６７３—６２９Ｘ．２０１４．０６．０１５　Ｄｅｓｉｇｎ　ｏｆ　ＩＯ　Ｍｏｄｕｌｅ　ｏｆ　Ｆｌｉｇｈｔ　Ｃｏｎｔｒｏｌ　Ｃｏｍｐｕｔｅｒ　Ｂａｓｅｄ　ｏｎ　ＴＭＳ３２０　Ｃ６４１５　ＤＯＮＧ　Ｙａｎ，ＹＡＮＧ　Ｊｕ—ｐｉｎｇ　（Ｘｉ’ａｎ　Ａｅｒｏｎａｕｔｉｃｓ　Ｃｏｍｐｕｔｉｎｇ　Ｔｅｃｈｎｉｑｕｅ　Ｒｅｓｅａｒｃｈ　Ｉｎｓｔｉｔｕｔｅ　ｏｆＡＶＩＣ，Ｘｉ’ａｎ　７１０１１９，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ａ　ｆｌｉｇｈｔ　ｃｏｎｔｒｏｌ　ｃｏｍｐｕｔｅｒ　ＩＯ　ｍｏｄｕｌｅ　ｗｈｉｃｈ　ｕｓｅｓ　ＤＳＰ　ＴＭＳ３２０Ｃ６４１５　ａｓ　ｔｈｅ　ｃｏｒｅ　ｐｒｏｃｅｓｓｏｒ　ｉｓ　ｄｅｓｉｇｎｅｄ．Ｉｎ　ｈｉｔｓ　ｄｅｓｉｇｎ，ＪＴＡＧ　ｉｓ　ａｐｐｌｉｅｄ　ｆｏｒ　ＤＳＰ　ｔｅｓｉｎｇ，ｍｅｍｏｒｔｙ　ｉｓ　ｅｘｐａｎｄｅｄ，ＦＰＧＡ　ｉｓ　ｕｓｄ　ｅｔｏ　ｍａｔｃｈ　ｔｈｅ　ｃｏｎｔｒｏｌ　ｏｆ　ａｎａｌｏｇ，ｄｉｓｃｒｅｔｅ　ａｎｄ　ＲＳ４２２　ｓｅｒｉｌ　ａｃｏｍｍｕｎｉｃａｔｉｏｎ．Ｔｈｅ　ｌｆｉｇｈｔ　ｃｏｎｔｒｏｌ　ｃｏｍｐｕｔｅｒ　ＩＯ　ｍｏｄｕｌｅ　ｉｓ　ｕｓｅｄ　ｉｎ　ｍａｎｙ　ｐｒｏｊｅｃｔｓ，ｐｒａｃｔｉｃｅ　ｐｒｏｖｅｓ　ｔｈａｔ　ｔｈｅ　ｍｏｄｕｌｅ　ｃａｎ　ｒｅａｌｉｚｅ　ｉｔｓ　ＩＯ　ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｉｎｇ　ｆｕｎｃｔｉｏｎ　ｐｒｅｃｉ￣ｌｙ　ａｎｄ　ｑｕｉｃｋｌｙ．Ｉｎ　ｔｈｉｓ　ｐａｐｅｒ．ｎｏｔ　ｏｎｌｙ　ｔｈｅ　ｐｒｏｂｌｅｍｓ　ｏｆ　ｈｏｗ　ｔｏ　ｓｅｌｅｃｔ　ｈａｒｄｗａｒｅ　ｒｅｓｏｕｒｃｅｓ　ａｎｄ　ｈｏｗ　ｔｈｅ　ｓｙｓｔｅｍ　ｗｏｒｋｓ　ａ∞ｄｅｓｃｒｉｂｅｄ，　ｂｕｔａｌｓｏ　ｓｏｆｔｗａｒｅ　ｐｒｏｃｅｓｓａｎｄｗｏｒｋｍｏｄｅ　ｏｆｔｈｅＤＳＰ　ａｒｅ　ｄｅｓｃｒｉｂｅｄｉｎ　ｄｅｔａｉｌｓ．　Ｋｅｙ　ｗｏｒｄｓ：ｆｌｉｇｈｔ　ｃｏｎｔｒｏｌ　ｃｏｍｐｕ￣ｒ；ＤＳＰ；ＦＰＧＡ　０　引　言　飞控计算机作为飞行控制系统的核心控制处理单　元¨　，通过采集飞机运行参数以及各种输入数据，按照　指定的控制算法及逻辑产生控制指令，全权限通过执　行机构控制飞机的飞行　，因此需要进行大量复杂的　数据处理与数学运算。数字信号处理器（ＤＳＰ）以其较　强的性能和低廉的成本应用在通用数字信号处理、通　先介绍了ＴＭＳ３２０Ｃ６４１５的结构与特点，然后详细介绍　了接口模块的硬件设计方法与软件流程，最后介绍了　通过ＪＴＡＧ接口进行调试仿真的过程。　１　ＤＳＰＴＭＳ３２０Ｃ６４１５的结构与特点　ＴＭＳ３２０Ｃ６４１５（以下简称Ｃ６４１５）是ＴＩ公司推出　的高性能定点ＤＳＰ，主频高达７２０　ＭＨｚ，处理能力可达　５　７６０　ＭＩＰＳ。主要特点如下”　：　讯、语音处理、图像处理、自动控制和仪表仪器及军事　科技等尖端技术方面，具有速度快、开发方便等特　点　。ＤＳＰ的这些性能，可以有效地解决高速与微　型的矛盾，使飞行控制计算机集高速度、高精度和小型　化于一体　。　（１）超长指令字（ＶＬ１ｗ）体系结构，有８个功能单　元、６４个３２　ｂｉｔ通用寄存器。一个时钟周期同时执行　８条指令。指令获取、分配、执行和数据存储需要多级　流水线完成。两个乘法累加单元一个时钟周期可同时　文中提出了一种基于ＴＩ公司的高速定点ＤＳＰ　ＴＭＳ３２０Ｃ６４１５的飞控计算机接口模块设计方法。首　收稿日期：２０１３—０９—０２　作者简介：董执行４组１６ｘ１６　ｂｉｔ乘法或８组８×８　ｂｉｔ乘法，每个功　能单元在硬件上都增加了附加功能，增强了指令集的　网络出版时间：２Ｏ１４—０２—２４　修回日期：２０１３—１１—０６　基金项目：陕西省自然科学基金项目（２０１１ＪＱ８０１８）　妍（１９７９一），女，陕西西安人，工程师，硕士研究生，研究方向为容错计算机技术。　网络出版地址：ｈｔｔｐ：／／ｗｗｗ．ｅｎｋｉ．ｎｅｔ／ｋｅｍｓ／ｄｅｔａｉｌ／６１．１４５０．ＴＰ．２０１４０２２４．０９１６．０４５．ｈｔｍｌ　・６０・　计算机技术与发展　第２４卷　正交性。除此之外还增加了一些指令用以削减代码长　（５）采用了两级缓存（ＣＡＣＨＥ）结构，即１６　ｋ字节　的一级数据缓存、１６　ｋ字节的一级程序缓存和１　０２４　ｋ　度和增加寄存器的灵活性。　（２）每条指令都是条件执行指令，减少了代价昂　贵的跳转开销，增加了并行度。　（３）外部存储器接口（ＥＭＩＦＡ和ＥＭＩＦＢ）支持与各　种外部存储器件的无缝连接，包括ＳＢＳＲＡＭ、ＳＤＲＡＭ　字节的数据和程序统一内存。为了达到更大的扩展，　１　０２４　ｋ字节内存中的２５６　ｋ字节存储空间可设置为二　级缓存。　基于Ｃ６４１５的以上优点，选用该芯片实现飞控计　以及非同步存储器件，如ＥＰＲＯＭ、ＦＬＡＳＨ　ＲＯＭ、ＦＩＦＯ、　ＳＲＡＭ等。　算机接口模块的设计。　（４）ＥＤＭＡ共有６４个通道，每个通道的优先级都　可编程设置，每个通道都对应一个专用同步触发事件、　使能ＥＤＭＡ可以被外设来的中断、外部硬件中断、其　他ＥＤＭＡ传输完成的中断等事件触发，开始进行数据　的搬移。ＥＤＭＡ独立于ＣＰＵ进行工作。　ＪＴＡＧ开发接口　２飞控计算机接口模块硬件平台设计　飞控计算机接口模块包含ＤＳＰ、ＳＲＡＭ、ＦＬＡＳＨ、　ＮＶＲＡＭ及ＦＰＧＡ等，完成模拟量输人输出（ＡＩＯ）、离　散量输入输出（ＤＩＯ）以及ＲＳ４２２串行接口通讯功能，　接口模块结构框图如图Ｉ所示。　ｒＬＡ　Ｈ　ｌ　：＝＝　ＡＩＯ　｛ｊ　时钟　箍　ｏ　０　ＳＲＡＭ　Ｉ　：＝＝　ＤＩｏ　复位Ｌ　ＤｓＰ　ＫＡＭ　ｌ　电源　ＦＰＧＡ　Ｉ　ｌ　：≥Ｉ　ＲＳ４２２　图１　接口模块结构框图　由于ＤＳＰ的内部ＲＡＭ为８　Ｍ—Ｂｉｔ（１　０２４　ｋ—　于全局寄存器ＡＧＢＬＣＴＬ和ＢＧＢＬＣＴＬ的１９位和１８　位，该模块设其均为‘０１’，即ＡＥＣＬＫＯＵＴ２和ＢＥＣＬＫ—　ＯＵＴ２为４０　ＭＨｚ。　Ｂｙｔｅ），不能满足更多的数据存储，对Ｃ６４１５进行了　ＳＲＡＭ存储器扩展，选用５１２　ｋ×３２　ｂｉｔ的ＳＲＡＭ　ＷＳ５１２Ｋ３２Ｖ芯片作为片外扩展存储器；ＦＬＡＳＨ用于引　导和固化程序，选用１　Ｍｘ３２　ｂｉｔ的ＦＬＡＳＨ　ＷＦ１Ｍ３２Ｂ　ＤＳＰ外围接口的时钟同步，将ＡＥＣＬＫＯＵＴ２（周期　为２５　ｎ８）引入ＦＰＧＡ完成ＤＳＰ时序逻辑控制。　２．１．２复位电路　芯片；ＦＰＧＡ芯片负责模块上的控制和状态信号的产　生，选用ＡＣＴＥＬ的ＡＰＡ１０００芯片；ＮＶＲＡＭ用于记录　复位电路会中断ＤＳＰ的执行，复位板上资源，同　时使处理器从０Ｘ００００　Ｏ０００Ｈ地址开始执行指令序列。　Ｃ６４１５处理器外部复位源采用ＭＡＸ７９１芯片进行复　飞控计算机的ＢＩＴ检测结果。选用ＳＩＭＴＥＫ公司的　３２　ｋｘ８　ｂｉｔ的ｓＴＫ１４Ｃ８８芯片。　２．１　ＤＳＰ配置及其外围电路　２．１．１　时钟设置　位，ＭＡＸ７９１复位的产生条件有以下３种情况：　（１）加电复位，当Ｖｃｃ＞４．６５　Ｖ（典型值）时产生复　Ｃ６４１５采用４０　ＭＨｚ的输入时钟，由外接晶振产　生。该设计通过设置下列信号状态，来配置Ｃ６４１５的　ＣＰＵ时钟及ＥＭＩＦＡ和ＥＭＩＦＢ的ＩＯ接口时钟，其中　ＥＭＩＦＡ有ＡＥＣＬＫＯＵＴ１和ＡＥＣＬＫＯＵＴ２两个时钟输　出，ＥＭＩＦＢ有ＢＥＣＬＫＯＵＴ１和ＢＥＣＬＫＯＵＴ２两个时钟输　出。　位，并保持２００　ｍｓ复位有效；　（２）掉电复位，当Ｖｃｃ＜４．６５　Ｖ时产生复位；　（３）系统复位，当系统复位信号＞２５　ｓ，产生复　位。　２．１．３供电电源　飞控计算机接口模块的输入电压使用由２８　Ｖ电　源电压转换而来的５　Ｖ电压及＋１５　Ｖ电压，Ｃ６４１５需要　的核电压为１．２５　Ｖ，ＩＯ电压为３．３　Ｖ，设计中选用２片　（１）设置ＣＬＫＭＯＤＥ１和ＣＬＫＭＯＤＥ０为‘１’和　‘０’，使ＣＰＵ时钟为输入时钟的１２倍频，即４８０　ＭＨｚ。　（２）设置ＢＥＡ１５和ＢＥＡ１４为‘１’和‘０’，将　ＢＥＣＬＫＯＵＴ１设置为ＣＰＵ时钟的１／６，即８０　ＭＨｚ。　（３）设置ＢＥＡ１７和ＢＥＡ１６为‘１’和‘０’，将　ＡＥＣＬＫＯＵＴ１设置为ＣＰＵ时钟的１／６，即８０　ＭＨｚ。　ＬＴＭ４６００芯片分别实现５　Ｖ转１．２５　Ｖ、５　Ｖ转３．３　Ｖ的　电压。　２．２模拟量输入输出　２．２．１模拟量输入　（４）ＡＥＣＬＫＯＵＴ２和ＢＥＣＬＫＯＵＴ２的频率分别取决　模拟量以单端形式输入接口模块，范围为一１０　Ｖ　第６期　董妍等：基于ＴＭＳ３２０Ｃ６４１５的飞控计算机接口模块设计　・６１・　～＋１Ｏ　Ｖ．经过电压跟随器后送至Ａ／Ｄ转换器，由Ａ／Ｄ　转换器完成模拟向数字信号的转换，转换得到的数值　经过隔离缓冲器后被Ｃ６４１５读取，进行计算和处理。　Ａ／Ｄ采集电路中电压跟随器采用ＯＰ４６７芯片，Ａ／　Ｄ转换器选用ＡＤ７８９２集成芯片，它是高速的１２位Ａ／　Ｄ转换器，转换时间为１．４７　Ｉｘｓ。Ａ／Ｄ转换电路框图如　图２所示。　图２　Ａ／Ｄ转换电路框图　２．２．２模拟量输出　模拟量输出由１２位的Ｄ／Ａ转换器ＡＤ７５４７完成，　该芯片可以同时输出２路模拟量（芯片的参考电压为　直流时，输出直流模拟量，参考电压为交流时，输出交　流模拟量），接口模块的Ｄ／Ａ转换电路输出１路直流　模拟量，电压范围为一１０　Ｖ～＋１０　Ｖ。Ｄ／Ａ转换电路框　图如图３所示。　内总线　图３　Ｄ／Ａ转换电路框图　接口模块中由＋１０　Ｖ电压基准源给Ｄ／Ａ芯片提　供参考电压，首先通过数据总线向ＡＤ７５４７写数值，该　芯片输出的是电流值，经过运算放大器ＬＭ１４８后成为　一ｌ０　Ｖ～０　Ｖ的电压值，然后经过比例变换，成为一１０　Ｖ　～＋１０　Ｖ的电压值进行输出。　２．３离散■输入／输出　２．３．１　离散量输入　接口模块中离散量输人为ｌ５　ｖ／地的ＣＭＯＳ电平　信号，经过离散量采集电路转换成１ＴｒＬ电平，然后输　入ＦＰＧＡ进行处理。离散量输入采集电路主要使用了　比较器ＦＸ１３９，比较器的负端输人６　Ｖ电压，它是通过　对１５　Ｖ电压进行电阻分压而得，比较器的正端输入ｌ５　Ｖ／地信号，当输入为１５　Ｖ时，比较器的正端电压＞负　端电压，比较器输出开路，在ＦＸ１３９的输出端通过电　阻上拉到５Ｖ电压，因此ｌ５　Ｖ信号成为５　Ｖ信号进入　ＦＰＧＡ；当离散量输入为地时，比较器的正端电压＜负端　电压，ＦＸ１３９比较器输出０　Ｖ进入ＦＰＧＡ。　２．３．２离散量输出　离散量输出由锁存器输出ｒＩＴＩ１Ｌ电平，再经过电平　转换器ＣＤ４５０４，转换为１５　Ｖ／地的ＣＭＯＳ电平输出。　给锁存器的某数据位写‘１’时，经过ＣＤ４５０４后输出ｌ５　Ｖ电压，给锁存器的某数据位写‘０’时，经过ＣＤ４５０４　后输出０　Ｖ电压，离散量输出电路框图如图４所示。　内总线　ＤＳＰ　／＼Ｌ—ｒ——１／—Ｊ＼　㈢　　锁存　器　—］卜　／　ＣＤ４５０４　７　图４　１５　Ｖ／地离散量输出电路框图　２．４　Ｒｓ４２２串行接口电路　飞控计算机接口模块通过ＲＳ４２２串行接口电路　实现和外部设备的通信，这部分电路采用１片协议芯　片ＴＬ１６Ｃ５５２实现２路ＲＳ４２２数据的接收和发送，电　平转换器使用１片ＤＳ２６Ｃ３１实现信号单端到差分的　变换，１片ＤＳ２６Ｃ３２实现信号差分到单端的变换。　ＲＳ４２２串行接口电路框图如图５所示。　内总线　ＤＳＰ　／Ｌ——Ｊ、　ＴＬ１６　——＿１／　Ｃ５５２　７　图５　ＲＳ４２２串行接口电路框图　２．５控制逻辑电路　控制逻辑电路负责接口模块上控制和状态信号的　产生，该功能由通用器件ＦＰＧＡ通过逻辑编程实　现¨　］，译码逻辑采用ＶＨＤＬ语言编译，控制逻辑电　路主要完成以下功能：　（１）Ｃ６４１５总线时序支持；　（２）地址译码、转换及地址三态控制；　（３）模拟量的输入／输出逻辑控制；　（４）离散量的输　输出逻辑控制；　（５）ＲＳ４２２串行数据的接收和发送逻辑控制。　由于Ｃ６４１５上电引导必须使用ＥＭＩＦＢ接口，而引　导程序存放在ＦＬＡＳＨ中，所以飞控计算机接口模块的　地址分配，ＦＬＡＳＨ使用ＥＭＩＦＢ接口，为了方便起见，其　余资源均使用ＥＭＩＦＡ接口。ＥＭＩＦＡ具有２０位地址线　ＡＥＡ３一ＡＥＡ２２，６４位数据线ＡＥＤＯ～ＡＥＤ６３，接口模块　只用到低３２位数据线，ＥＭＩＦＢ具有２０位地址线ＢＥＡＩ　～ＢＥＡ２０，１６位数据线ＢＥＤＯ～ＢＥＤ１５。　３软件设计　飞控计算机接口模块软件设计的一个重要要求就　是实时性和可靠性设计　，上电后首先进行硬件和软　件初始化，设置Ｃ６４１５的时钟、全局寄存器及其他寄存　器等，然后进入上电自测试，之后进入周期任务，进行　周期自测试，对模拟量、离散量及ＲＳ４２２串口通讯进　行处理，同时进行控制律的计算，输出控制信号，在每　次周期任务的最后判断飞行任务是否结束，若没有结　・６２・　计算机技术与发展　第２４卷　束，再次执行周期任务，若结束，退出周期任务。　程序　流程如图６所示。　５结束语　飞控计算机接口模块经过调试，硬件平台各项功　能测试均符合设计要求，达到了设计目的，采用Ｃ语　言编写的程序保持了算法的实时性，使得结构清晰明　了。该模块被应用于多个型号任务中，在实践中得到　了验证，能够正确、快速地完成飞控计算机中模拟量、　离散量和ＲＳ４２２串行接口信号的处理。　参考文献：　［１］宋翔贵，张新国．电传飞行控制系统［Ｍ］．北京：国防工业　出版社，２００３．　［２　ｊ　王国静，成书锋．某三余度计算机及其接口模块工作模式　设计［Ｊ］．航空计算技术，２０１２，４２（２）：１１３—１１６．　［３］李哲英．ＤＳＰ基础理论与应用技术［Ｍ］．北京：北京航空航　天大学出版社，２００２．　［４］　靳越．ＤＳＰ应用技术的研究［Ｊ］．张家口职业技术学院学　报，２００７，２０（Ｉ）：３６－３８．　［５］　Ｆｒａｎｔｚ　Ｇ．Ｄｉｇｉｔａｌ　ｓｉｇｎａｌ　ｐｒｏｃｅｓｓｏｒ　ｔｒｅｎｄｓ［Ｊ］．ＩＥＥＥ　Ｍｉｃｒｏ，　２０００，２０（６）：５２—５９．　［６］江思敏　ＴＭＳ３２０ＬＦ２４０ｘ　ＤＳＰ硬件开发教程［Ｍ］．北京：机　械工业出版社，２００５．　［７］ＴＩ　Ｃｏｍｐａｎｙ．ＴＭＳ３２０Ｃ６０００　ｐｅｒｉｐｈｅｒａｌｓ　ｒｅｆｅｒｅｎｃｅ　ｇｕｉｄｅ［Ｍ］．　图６程序流程　ＵＳ：Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔ，２００３．　ｆ８］ＴＩ　Ｃｏｍｐａｎｙ．ＴＭＳ３２０Ｃ６４１５　ｄａｔａ　ｓｈｅｅｌｆ　Ｍ］．ＵＳ：Ｔｅｘａｓ　Ｉｎｓｔｒｕ—　ｍｅｎｔ，２００３．　４调试仿真　首先通过ＪＴＡＧ接口对Ｃ６４１５主控制芯片进行调　试以及搭建配置目标硬件，仿真系统是在ＴＩ公司的开　［９］　国澄明，李铁盘，朱永松，等．基于ＴＭＳ３２０Ｃ６４１５的图像匹　配处理机的设计和实现［Ｊ］．红外与激光工程，２００５，３４　（４）：４８１—４８５．　发平台ＣＣＳ（Ｃｏｄｅ　Ｃｏｍｐｏｓｅｒ　Ｓｔｕｄｉｏ）上完成的，ＣＣＳ代　码调试器是一一种合成开发环境，在Ｗｉｎｄｏｗｓ操作系统　下，采用图形接口界面，提供环境配置、源文件编辑、程　序调试、跟踪和分析等工具，可以实现在软件环境下的　［１Ｏ］崔旭涛，杨Ｅｔ杰，何友．基于ＤＳＰ＋ＦＰＧＡ的信号处理实验　系统研制［Ｊ］．仪器仪表学报，２００７，２８（５）：９１８—９２２．　［１１］鄢永明，曾云，赵建业．ＦＰＧＡ器件结构及系统集成研究　［Ｊ］．吉首大学学报（自然科学版），２００６。２７（２）：７７－７９．　［１２］Ｚｕｃｈｏｗｓｋｉ　Ｐ　Ｓ，Ｒｅｙｎｏｌｄｓ　Ｃ　Ｂ，Ｇｒｕｐｐ　Ｒ　Ｊ，ｅｔ　ａ１．Ａ　ｈｙｂｒｉｄ　ＡＳＩＣ　编辑、编译、调试和数据分析等　。　ＣＣＳ有２种工作模式，即软件仿真器和硬件仿真　器。软件部分编写完成后脱离ＤＳＰ芯片，在Ｐｃ机上　模拟ＤＳＰ的指令集和工作机制实现算法和调试软件；　硬件仿真主要包括模拟量输入输出、离散量输入输出　和ＲＳ４２２串行接口通信部分的调试，将电路板和ＤＳＰ　芯片运行相结合，实时进行在线编程和应用程序调试。　ａｎｄ　ＦＰＧＡ　ａｒｃｈｉｔｅｃｔｕｒｅ［Ｃ］／／Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　２００２　ＩＥＥＥ／　ＡＣＭ　ｉｎｔｅｒｎａｔｉｏｎａｌ　ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　ｃｏｍｐｕｔｅｒ—ａｉｄｅｄ　ｄｅｓｉｇｎ．Ｎｅｗ　Ｙｏｒｋ，ＮＹ，ＵＳＡ：ＡＣＭ，２００２：１８７—１９４．　［１３］罗伟，吴森堂．无人机嵌入式飞行控制系统软件设计方　侦．ＤＳＰ的飞控系统信号处理模块设　法［Ｊ］．计算机测量与控制，２０１１，１９（１２）：３１６９－３１７１．　［１４］赵菲菲，田梦君，李计［Ｊ］．机械与电子，２０１０，２８（４）：１７－２０．　（上接第５８页）　ｗａｔｅｒｓｈｅｄ　ａｌｇｏｒｉｔｈｍ　ａｎｄ　ｃｏｎｔｏｕｒ　ｉｎｆｏｒｍａｔｉｏｎ［Ｃ］／／Ｐｒｏｃｅｅｄ—　ｉｎｇｓ　ｏｆ　ｉｎｔｅｒｎａｔｉｏｎａｌ　ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　ｉｍａｇｅ　ｐｒｏｃｅｓｓｉｎｇ．Ｋｏｂｅ，　［１０］王娜．医学图像分割方法研究［Ｊ］．价值工程，２０１１（１９）：　１５６—１５６．　［１　１］Ｓｈａｆａｒｅｎｋｏ　Ｌ，Ｐｅｔｒｏｕ　Ｍ，Ｋｉｔｔｌｅｒ　Ｊ．Ａｕｔｏｍａｔｉｃ　ｗａｔｅｒｓｈｅｄ　ｓｅｇ—　ｍｅｎｔａｔｉｏｎ　ｏｆ　ｒａｎｄｏｍｌｙ　ｔｅｘｔｕｒｅｄ　ｃｏｌｏｒ　ｉｍａｇｅｓ［Ｊ］．ＩＥＥＥ　Ｔｒａｎｓ・　ａｃｔｉｏｎｓ　ｏｎ　Ｉｍａｇｅ　Ｐｒｏｃｅｓｓｉｎｇ，１９９７，６（１１）：１５３０－１５４４．　Ｊａｐａｎ：［ｓ．ｎ．］，１９９９：４０５－４０９．　［９］　马丽红，张字，邓健平．基于形态开闭滤波二值标记和纹　理特征合并的分水岭算法［Ｊ］．中国图象图形学报，２００３，８　（１）：７７—８３．　［１２］张翠萍，杨善超．叶类中药显微图像的阈值分割和自动分　类［Ｊ］．计算机工程与科学，２０１２，３４（１１）：１１４－１１９．