vcs 仿真怎样产生覆盖率text报告
发布网友
发布时间：2022-04-23 16:31
共1个回答
热心网友
时间：2023-07-10 02:59
这就是VCS的意思喽，VCS（Verilog Compiler and Simulator），自然先要编译成一个simv文件，才能simulation了。
不知道您是什么系统下的vcs，如果是linux，那就执行您说的simv喽。./simv -gui
