初学verilog,书中关于系统任务$display有这么个例子,自己在quarters2中...

发布网友 发布时间:2024-10-23 16:45

我来回答

3个回答

热心网友 时间:2024-11-06 20:50

这句话的意思是不可综合,也就是说display这个系统函数是无法转换成真实的硬件元件或电路,所以报出来你的模块综合后没有任何的逻辑单元

热心网友 时间:2024-11-06 20:44

这种系统函数是无法生成对应的硬件的,只能在仿真时使用

热心网友 时间:2024-11-06 20:49

初学用modelsim吧 这个比较好用

声明声明:本网页内容为用户发布,旨在传播知识,不代表本网认同其观点,若有侵权等问题请及时与本网联系,我们将在第一时间删除处理。E-MAIL:11247931@qq.com